新利体育luck18：半导体先进封装工艺的详解；

根据摩尔定律，芯片内部集成的晶体管数量每隔18-24个月翻一番，同时性能提升一倍。最初提高芯片的内部的集成度，可以降低成本，在同样面积的芯片上可以集成更多的电路。但随着半导体工艺从微米级到纳米级的提升，集成晶体管的数量从几十个，到现在的上百亿个，物理尺寸的缩小已经濒临极限。先进制程的开发成本和制造成本越来越高，芯片制程从65nm到5nm提升了7代，但芯片设计成本增长了近20倍，同时制程工艺的迭代需要耗费很长的时间，一些环节也需要设备迭代的支持。就量产成本而言，从16nm 到10nm，每10 亿颗晶体管成本减少了23.5%，但是从5nm 到3nm 成本仅减少了4%。不再如摩尔定律描述，单周期内成本下降一半。而且，进入到10nm以后，全球仅有台积电，三星，因特尔等少数几家公司具备制造能力，产能有限。

在制程工艺发展受限的后摩尔定律时代，先进封装技术通过优化芯片间互连，在系统层面实现算力、功耗和集成度等方面的提升，是突破摩尔定律的重要发展方向。

先进封装的包括Bump(凸点/凸块）, RDL（再布线）, Wafer（晶圆）/WLP, TSV（硅通孔）四大要素，四要素组合形成不同的工艺，如倒装/FC, 晶圆级封装/WLP, 2.5D,3D封装等等。

一、先进封装要素之一——凸点（Bump）& 倒装(Flip-Chip)

传统芯片通过引线实现芯片PAD和框架之间的电气连接，而先进封装用凸点/凸块替代引线进行连接，从而缩短了电流路径和物理尺寸。Bump是芯片和基板，芯片和芯片之间的连接通道，其制作材质主要有焊料类（锡凸块）和非焊料类（铜柱凸块，金凸块，铜镍金凸块），凸块的形成是基于晶圆基工艺完成的。

凸点的尺寸本身也在往小型化的趋势发展，从最初的直径>100um,发展到今天甚至可以做到2um.

凸点(Bump)的种类及特点

形成凸点的方法有蒸镀，溅镀，模版印刷，电镀，化镀等，以电镀最为常用，技术成熟，成本低，凸点高度一致性。

倒装(Flip-Chip)是在芯片上形成凸点，并翻转安装于基板上。倒装封装相比传统的打线工艺，电信号传输有更好的电流路径，且其引脚的引出数量和位置不受限制。

二、先进封装要素之二——RDL(再布线）

再布线技术可以实现引脚重新布局，满足更多的芯片管脚需求。RDL 再布线技术可以实现芯片水平方向互连，重新规划连线途径，变换芯片初始设计的I/O 焊盘位置和排列，调整为新的互连结构。

三、先进封装要素之三——晶圆（Wafer）/WLP

虽然普通封装和先进封装中都使用晶圆（Wafer）作为制造集成电路的基础，但是它们在封装过程中的角色和应用方式有所不同。

先进封装技术如3D堆叠和2.5D集成，依赖于晶圆作为基础来实现更高的集成度。晶圆在先进封装中不仅是芯片的载体，还作为RDL和TSV等互连技术的介质，这些技术在晶圆级别上实现更复杂的电路布局和更高的I/O密度。在普通封装中，晶圆在完成制造后被切割成单个芯片，然后进行封装。而在先进封装中，整个晶圆或其一部分可能作为一个整体进行封装，如晶圆级封装。普通封装通常使用引线框架和焊线来实现芯片与外部的互连。先进封装则可能使用RDL、TSV等更先进的互连技术，这些技术在晶圆级别上实现更复杂的电路布局。所以，晶圆也是先进封装的要素之一。

晶圆级封装是指先在整片晶圆上同时对众多芯片进行封装、测试，最后切割成单个器件，并直接贴装到基板或PCB上，生产成本大幅降低。由于没有引线、键合和塑胶工艺，封装无需向芯片外扩展，使得WLP的封装尺寸几乎等于芯片尺寸。

两种类型的晶圆级封装：扇入式（Fan-in）和扇出式（Fan-out），它们的区别主要在重分布层中，重分布层用于将裸片的接口重新布线到所需的位置。扇入就是重分布层向内布线，形成一个非常小的封装。重分布工艺还可以用于扩展封装的可用区域，延伸芯片触点到超出芯片尺寸，就形成了扇出式封装。

1、给已完成测试的良好晶圆涂布第一层聚合物/光敏聚酰亚胺（PI）,苯并环丁烯（BCB）,聚苯并恶唑（PBO）,以加强芯片的钝化层，起到应力缓冲的作用。

2、涂布光刻胶

3、曝光&显影

4、刻蚀，在钝化层的金属接触（铝或铜垫）位置开孔，

5、钛铜溅镀，钛层可以增黏附性，铜作为载流层，在后面电镀过程中提供电子，形成金属层

6、涂布光刻胶

7、曝光&显影，去除需要做RDL重新金属布线区域的光阻

8、电镀铜，形成第一层金属布线RDL1

9、去光阻，刻蚀光阻下面不需要的钛铜

10、涂覆第二次聚合物薄膜，并重复1-9步，形成第二层金属布线RDL2/RDL3/.....制作多层RDL

11、同样重复1-9步，形成球下金属层和接触焊垫

12、植球，形成I/O引脚

四、先进封装要素之四——硅通孔（TSV/Through Silicon Via）/ 2.5D/3D

在芯片和芯片之间，晶圆和晶圆之间制作垂直导通孔并填充金属等导电材料来实现芯片垂直互连，是2.5D/3D 封装的关键工艺。

TSV 的关键工艺流程为：深反应离子刻蚀（DRIE）制作TSV 孔，等离子增强化学气相沉积（PECVD）制作介电层，物理气相沉积（PVD）制作阻挡层和种子层、电镀铜（Cu）填孔，化学机械抛光（CMP）去除多余的金属。在3D 集成时，还需要进行晶圆减薄和薄晶键合。

电子设备中的半导体器件的生产和终端的传统应用过程如上图，

（1,2）首先把晶圆（wafer）切割得到单颗的裸片(die),

（3）再把单颗的die封装成单颗器件（DIP/SOP/QFP/BGA等等）；或者把die直接贴到电路板上的COB(chip on board形式，常见于玩具，计算器等等小型消费电子产品电路板上有一块黑黑的硬胶物体，里面就是封了一颗芯片，俗称的"邦定IC")；另外一种MCP(multi chip package)的形式，是把多个裸片die封装在一个封装内构成一个器件。

（4）模块，电路卡，是指电子设备中的模块，或者板卡，例如wifi模块，蓝牙模块，电脑的内存条，传感器模块，等等。并不是所有的电子设备都有电路模块，简单的设备就直接把所有电路都设计到一块主板上。

（5）主板，把各个单元模块电路集成到系统主板，构成完整的电子设备PCBA部分。

随着通讯，AI,汽车，以及个人消费电子产品对芯片的要求越来越高，如高密度，高速率，高可靠性，低功耗，低延时，高性价比等等。虽然可以通过迭代制程（7nm,5um,3nm）来提升芯片的集成度，但是其一制程发展已经逼近物理极限，其二在电子设备中有各种不同类的芯片，例如存储器,CPU, MENS, 等等，他们的制造过程和工艺要求不同。我们无法在单颗die上去集成这些不同类的器件，但是我们可以通过先进封装工艺来把这些不同类的半导体器件或者多颗同类的器件集成到一个封装模块内，以提高集成度。

例如三星,海力士使用3D封装把多颗DRAM的芯片进行4层/8层/12层堆叠，组成HBM交给台积电，台积电用Cowos(chip on wafer on substrate)封装技术把HBM和GPU/CPU封成芯片模组, 如英伟达A100, 不是单个GPU芯片, 而是GPU+HBM的先进封装产物。先进封装在显著提高集成度和降低空间需求同时，也可大幅提高信号传输速度，降低功耗，提升器件的电气性能和散热性能。51漫画

2.5D/3D

2.5D封装技术，在芯片和封装基板之间使用中介层来实现多层互连的技术。在2.5D封装中，芯片被沿水平方向放置在中介层（interposer）上，通过微凸点（micro bumps）和TSV或倒装芯片技术与中介层连接。

3D封装技术，也称为堆叠封装，是一种将多个芯片或器件垂直堆叠在一起的技术。这些芯片通过垂直互连（如TSV）或微凸点连接，形成一个三维的集成结构。3D封装允许在垂直方向上增加集成度，从而提高性能和减小尺寸。

好了，本章节的关于半导体先进封装的相关知识就跟大家分享到这里了，如有遗漏或是不对的地方还请大家多多海涵了!

-----END-----

免责声明：本文为作者独立观点，不代表作者本人立场。如因作品内容、版权等存在问题或者其他任何异议，欢迎联系处理。